Toto je starší verze dokumentu!
1 cyklový procesor http://i54.tinypic.com/e6yvjq.jpg
Procesor se 4-stupňovou pipeline http://i55.tinypic.com/2njepuv.png
Pipelined CPU in verilog Single Cycle CPU in verilog