Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.
statnice:pi [2012/01/22 19:36] forrest79 |
statnice:pi [2025/01/03 18:23] (aktuální) |
||
---|---|---|---|
Řádek 1: | Řádek 1: | ||
+ | ==== Průběh MSZZ ==== | ||
+ | {{:statnice:statnice_prubeh.pdf|}} | ||
+ | |||
+ | komise: http://oi-wiki.cz/doku.php/statnice/komise | ||
+ | |||
+ | * {{:statnice:oi-vytah-pi.pdf|Výtah části PI (nekompletní)}} | ||
====== 1. Architektura distribuovaných síťových aplikací. Struktura sítě, aplikační vrstvy, její hlavní části. Nejběžnější databázové servery v průmyslových aplikacích a jejich management. (A0M35PII)====== | ====== 1. Architektura distribuovaných síťových aplikací. Struktura sítě, aplikační vrstvy, její hlavní části. Nejběžnější databázové servery v průmyslových aplikacích a jejich management. (A0M35PII)====== | ||
Řádek 24: | Řádek 30: | ||
* [[http://en.wikipedia.org/wiki/Distributed_control_system|Distributed Control System]] | * [[http://en.wikipedia.org/wiki/Distributed_control_system|Distributed Control System]] | ||
* Rozprostření zdrojů dat -- jeden řídící PLC, více senzorů/zdrojů dat, Více PLC s řídicím programem komunikují mezi sebou | * Rozprostření zdrojů dat -- jeden řídící PLC, více senzorů/zdrojů dat, Více PLC s řídicím programem komunikují mezi sebou | ||
+ | | ||
+ | Materialy primo od Ing. Susty : {{:statnice:piiokruhy.pdf|}} | ||
===== Struktura sítě, aplikační vrstvy, její hlavní části ===== | ===== Struktura sítě, aplikační vrstvy, její hlavní části ===== | ||
Řádek 131: | Řádek 139: | ||
* Levné pro malé série | * Levné pro malé série | ||
* V porovnání s ASIC mají FPGA menší frekvence hodin | * V porovnání s ASIC mají FPGA menší frekvence hodin | ||
+ | |||
+ | |||
====== 4. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace návrhu. (A4M34ISC) ====== | ====== 4. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace návrhu. (A4M34ISC) ====== | ||
+ | |||
+ | Takový přehled z ASICentra {{:statnice:2c_navrh_a_verifikace.pdf|}} | ||
===== HDL Languages ===== | ===== HDL Languages ===== | ||
Řádek 151: | Řádek 163: | ||
====== 5. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, mobilní IO s nízkou spotřebou, verifikace návrhu. Technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi. (A4M34ISC) ====== | ====== 5. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, mobilní IO s nízkou spotřebou, verifikace návrhu. Technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi. (A4M34ISC) ====== | ||
- | {{:statnice:pi-05.pdf|}} | + | {{:statnice:pi-05.pdf|PI-05 (PDF)}} {{:statnice:pi-05.doc|(DOC)}} |
====== 6. Techniky správy a organizace rozsáhlých softwarových projektů. Nástroje pro správu verzí a vývojových větví zdrojových kódů, nástroje pro automatické generování dokumentace a podporu orientace v rozsáhlých projektech. Infrastruktury zajišťující spolupráci mezi vývojáři navzájem a i s uživateli. Systémy pro sledování a řešení chyb a uživatelskou podporu. (A4M35OSP) ====== | ====== 6. Techniky správy a organizace rozsáhlých softwarových projektů. Nástroje pro správu verzí a vývojových větví zdrojových kódů, nástroje pro automatické generování dokumentace a podporu orientace v rozsáhlých projektech. Infrastruktury zajišťující spolupráci mezi vývojáři navzájem a i s uživateli. Systémy pro sledování a řešení chyb a uživatelskou podporu. (A4M35OSP) ====== | ||
Řádek 178: | Řádek 190: | ||
====== 8. PCI a USB, funkce a způsob implementace, ovladače PCI a USB zařízení pro OS Windows a Linux. (A4M38KRP) ====== | ====== 8. PCI a USB, funkce a způsob implementace, ovladače PCI a USB zařízení pro OS Windows a Linux. (A4M38KRP) ====== | ||
- | {{:statnice:pi-08.pdf|}} | + | {{:statnice:pi-08.pdf|PI-08 (PDF)}} {{:statnice:pi-08.doc|(DOC)}} |
====== 9. Implementace rozhraní Ethernet, Auto-negotiation, PoE. (A4M38KRP) ====== | ====== 9. Implementace rozhraní Ethernet, Auto-negotiation, PoE. (A4M38KRP) ====== | ||
Řádek 184: | Řádek 196: | ||
{{:statnice:ethernet.pdf|Ethernet, Auto-negotiation, PoE}} | {{:statnice:ethernet.pdf|Ethernet, Auto-negotiation, PoE}} | ||
- | {{:statnice:pi-09.pdf|pi-09.pdf : Zpracované z přednášek}} | + | {{:statnice:pi-09.pdf|PI-09 (PDF)}} {{:statnice:pi-09.doc|(DOC)}} |
====== 10. Bezdrátové sítě (WiFi, Bluetooth, ZigBee) a možnosti jejich implementace. (A4M38KRP) ====== | ====== 10. Bezdrátové sítě (WiFi, Bluetooth, ZigBee) a možnosti jejich implementace. (A4M38KRP) ====== | ||
- | {{:statnice:pi-10.pdf|}} | + | {{:statnice:pi-10.pdf|PI-10 (PDF)}} {{:statnice:pi-10.doc|}} |
====== 11. Pokročilé architektury procesorů. Paralelismus na úrovni instrukcí (ILP). Superskalární procesory se statickým a dynamickým plánováním provádění instrukcí. Spekulativní provádění instrukcí a podpora přesného přerušení. Procesory VLIW a EPIC. Využití datového paralelismu, SIMD a vektorové instrukce v ISA. (A4M36PAP) ====== | ====== 11. Pokročilé architektury procesorů. Paralelismus na úrovni instrukcí (ILP). Superskalární procesory se statickým a dynamickým plánováním provádění instrukcí. Spekulativní provádění instrukcí a podpora přesného přerušení. Procesory VLIW a EPIC. Využití datového paralelismu, SIMD a vektorové instrukce v ISA. (A4M36PAP) ====== | ||
+ | {{:statnice:pi-11.pdf|}} | ||
+ | |||
====== 12. Architektura paměťového a periferního subsystému. Návrh a optimalizace paměťového subsystému, cache a virtuální paměť. Způsoby propojení procesoru, paměti a periférií uvnitř systémů na čipu (SoC). Vyrovnávací paměti v periferním subsystému, způsoby implementace sdíleného přístupu k vyrovnávací paměti. (A4M36PAP) ====== | ====== 12. Architektura paměťového a periferního subsystému. Návrh a optimalizace paměťového subsystému, cache a virtuální paměť. Způsoby propojení procesoru, paměti a periférií uvnitř systémů na čipu (SoC). Vyrovnávací paměti v periferním subsystému, způsoby implementace sdíleného přístupu k vyrovnávací paměti. (A4M36PAP) ====== | ||
Řádek 195: | Řádek 209: | ||
{{:statnice:09_pamet_a_io_a4m36pap.pdf|}} | {{:statnice:09_pamet_a_io_a4m36pap.pdf|}} | ||
+ | |||
+ | {{:statnice:11_io_a4m36pap.pdf|}} | ||
===== SoC ===== | ===== SoC ===== | ||
Řádek 207: | Řádek 223: | ||
====== 13. Architektury multiprocesorových počítačů. Architektury symetrických multiprocesorových počítačů (SMP). Způsoby zajištění koherence v SMP. Pravidla pro provádění paměťových operací, zajištění sekvenční konzistence, slabší modely paměťové konzistence. Architektury s distribuovanou sdílenou pamětí, zajištění koherence a konzistence. Vícevláknové procesory. (A4M36PAP) ====== | ====== 13. Architektury multiprocesorových počítačů. Architektury symetrických multiprocesorových počítačů (SMP). Způsoby zajištění koherence v SMP. Pravidla pro provádění paměťových operací, zajištění sekvenční konzistence, slabší modely paměťové konzistence. Architektury s distribuovanou sdílenou pamětí, zajištění koherence a konzistence. Vícevláknové procesory. (A4M36PAP) ====== | ||
- | {{:statnice:pi-13.pdf|}} | + | {{:statnice:pi-13.pdf|PI-13 (PDF)}} {{:statnice:pi-13.doc|(DOC)}} |
====== 14. Uspořádání, vlastnosti, funkční bloky a oblasti použití 8- bitových mikrořadičů, jejich typické periferie a výpočetní výkon. (A4M38AVS) ====== | ====== 14. Uspořádání, vlastnosti, funkční bloky a oblasti použití 8- bitových mikrořadičů, jejich typické periferie a výpočetní výkon. (A4M38AVS) ====== | ||
Řádek 217: | Řádek 233: | ||
===== Mikroprocesory řady ARM ===== | ===== Mikroprocesory řady ARM ===== | ||
+ | Intro: {{:statnice:armbasics.pdf|}} (Zdroj: [[http://embeddedcraft.org/armbasics.pdf]]) | ||
+ | [[http://en.wikipedia.org/wiki/ARM_architecture]] | ||
===== Číslicové signálové procesory (DSP) ===== | ===== Číslicové signálové procesory (DSP) ===== |