navigation
hledat
Rozdíly
Zde můžete vidět rozdíly mezi vybranou verzí a aktuální verzí dané stránky.
|
statnice:pi [2013/04/22 12:23] dusatzde |
statnice:pi [2025/01/03 18:23] (aktuální) |
||
|---|---|---|---|
| Řádek 1: | Řádek 1: | ||
| - | ==== Průběz MSZZ ==== | + | ==== Průběh MSZZ ==== |
| {{:statnice:statnice_prubeh.pdf|}} | {{:statnice:statnice_prubeh.pdf|}} | ||
| + | komise: http://oi-wiki.cz/doku.php/statnice/komise | ||
| + | * {{:statnice:oi-vytah-pi.pdf|Výtah části PI (nekompletní)}} | ||
| ====== 1. Architektura distribuovaných síťových aplikací. Struktura sítě, aplikační vrstvy, její hlavní části. Nejběžnější databázové servery v průmyslových aplikacích a jejich management. (A0M35PII)====== | ====== 1. Architektura distribuovaných síťových aplikací. Struktura sítě, aplikační vrstvy, její hlavní části. Nejběžnější databázové servery v průmyslových aplikacích a jejich management. (A0M35PII)====== | ||
| Řádek 28: | Řádek 30: | ||
| * [[http://en.wikipedia.org/wiki/Distributed_control_system|Distributed Control System]] | * [[http://en.wikipedia.org/wiki/Distributed_control_system|Distributed Control System]] | ||
| * Rozprostření zdrojů dat -- jeden řídící PLC, více senzorů/zdrojů dat, Více PLC s řídicím programem komunikují mezi sebou | * Rozprostření zdrojů dat -- jeden řídící PLC, více senzorů/zdrojů dat, Více PLC s řídicím programem komunikují mezi sebou | ||
| + | | ||
| + | Materialy primo od Ing. Susty : {{:statnice:piiokruhy.pdf|}} | ||
| ===== Struktura sítě, aplikační vrstvy, její hlavní části ===== | ===== Struktura sítě, aplikační vrstvy, její hlavní části ===== | ||
| Řádek 135: | Řádek 139: | ||
| * Levné pro malé série | * Levné pro malé série | ||
| * V porovnání s ASIC mají FPGA menší frekvence hodin | * V porovnání s ASIC mají FPGA menší frekvence hodin | ||
| + | |||
| + | |||
| ====== 4. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace návrhu. (A4M34ISC) ====== | ====== 4. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace návrhu. (A4M34ISC) ====== | ||
| + | |||
| + | Takový přehled z ASICentra {{:statnice:2c_navrh_a_verifikace.pdf|}} | ||
| ===== HDL Languages ===== | ===== HDL Languages ===== | ||
